问答
大家有没有遇到电源压降这方面的硬件问题，是如何发现和解决的？
感谢各位网友的回答，以下是高速先生的一些观点：
1，电源压降理论其实是一个非常简单的理论，基本上就是一个欧姆定律可以概括的事情。所以相对来说，只要我们在硬件方案评估时的电流大小是准确的，基本上设计和仿真也能很好的反应出压降的水平。
2，但是设计和仿真相对比较准确的同时，加工就不一定了。本身铜厚的差异，蚀刻的差异这些因素都会或多或少使得加工出来的情况发生恶化，所以我们最好还是要在设计上留出一定的裕量；
3，另外电源造成的硬件问题，它的排查难度当然也是因板子而异，而且一般来说电源问题除了直流压降部分之外，还会掺杂着纹波这部分交流的影响，使整个debug过程增加了很多不确定性的因素，通常是需要两方面同时进行考虑才能找到原因，因此当然需要一些经验来配合理论去debug才可能更好的发现和解决问题。
（以下内容选自部分网友答题）
加工过程中会出现啊，例如，PCB棕化过程中，产线卡板了，腐蚀时间过长，会造成铜箔变薄。
＠ 佳哥
评分：2分
电源压降问题确实不能忽视。一般对于电源输入端的高电压小电流，以及现在高速应用带来的高电压大电流，大家一般都会关注，仿真实测一样都不少。但小电压小电流或小电压大电流同样不能忽视，否则问题一样会来找你，就曾经遇到过一个0．8V核电压的电流大带来的压降问题。还有就是三温状态下的电源压降都要关注。
＠ 杆
评分：3分
内层铜厚视板子结构而定，如果有埋孔，内层需要沉铜板电则铜厚是另一种参数，如没有电镀，通常按IPC标准≥11．4um管控。
＠ 黄廷漾
评分：2分
有遇到过，就是评估的时候没有按照最大电流来考虑，结果芯片在跑频率高点的时候，电流较大导致压降太大使芯片工作不起来
＠ moody
评分：3分
很久前有遇到过，因为芯片工作不正常，所以调试过程中将电源引脚直接飞线到电源端，就OK了。
＠ 涌
评分：3分
我们遇到一个项目，dcdc电压采样点设置在电源模块输出小电容点处。但是芯片低温时会反复重启。后来找了技术支持，说要参考demo板，要把电源的反馈线走得长长的，从负载芯片bga电源引脚下方的小电容采样。
原因：电源平面产生压降，所以需要从堵在负载芯片处采样。但是我一直奇怪（也希望高速先生解惑），反馈线走这么长，不会耦合其他噪声，影响反馈么？？
＠ 欧阳
评分：3分
内层铜厚应该参照IPC II的标准去约束板厂吧 设计时余量很重要！
＠ 磊
评分：2分
电源压降不可避免，而且sink在不同工作模式下，是否全功率运行，也对电流压降要求不同。
所以，1，每个电压的电流都默认全功率运行计算；2，电源电压反馈采样点设在sink芯片处；3，换层过孔的数量要比计算的多至少50％
＠ Ben
评分：3分
很早以前遇到过压降的问题，都是产品调试出现问题之后才去分析的。主要是电流指标给的偏差太大了，把FPGA的静态电流当做工作电流提供给设计师，造成PCB设计不满足电源要求。现在都有了IRDROP的概念，基本上没再出过问题了。
＠ 绝对零度
评分：3分
